

Diseño e Implementación de un Candado Digital Básico

Anteproyecto de curso - Proyecto de Sistemas Digitales

Tecnología en Desarrollo de Software

Resumen - Este documento presenta el anteproyecto de un sistema de candado digital básico, implementado sobre la tarjeta FPGA Nexys 4 (Artix-7) utilizando los periféricos integrados de la propia tarjeta: switches para el ingreso de la combinación, botones para confirmar la entrada y LEDs para indicar si el acceso es permitido o denegado. El sistema se controlará mediante una máquina de estados finitos (FSM) descrita en VHDL o Verilog y desarrollada en el entorno AMD Vivado.

I. OBJETIVOS

A. Objetivo general

Diseñar e implementar un sistema básico de candado digital sobre la tarjeta FPGA Nexys 4, capaz de simular un control de acceso sencillo mediante el ingreso de una combinación y la verificación automática de su validez.

B. Objetivos específicos

- Configurar las entradas físicas de la tarjeta (switches y botones) para permitir el ingreso de la clave de acceso por parte del usuario.
- Diseñar la lógica de control del sistema mediante una máquina de estados finitos (FSM) básica, encargada de verificar si la clave ingresada es correcta o incorrecta.
- Mostrar el resultado de la validación (acceso permitido o denegado) a través de los LEDs integrados en la tarjeta Nexys 4.

II. JUSTIFICACIÓN

Los sistemas de control de acceso por clave numérica son un componente común en aplicaciones reales, como cerraduras electrónicas, cajas de seguridad o sistemas de ingreso a espacios restringidos. Aunque en la práctica estos sistemas pueden incluir teclados, memorias y comunicación con otros dispositivos, su lógica central puede reducirse a un mecanismo simple: comparar una entrada del usuario contra un valor almacenado y responder según el resultado de dicha comparación. Este comportamiento es precisamente el que se busca modelar en el presente proyecto.

este proyecto representa una oportunidad de acercarse a los fundamentos de la electrónica digital desde una perspectiva práctica y controlada. Trabajar con entradas y salidas físicas (switches, botones y LEDs), y con una máquina de estados como núcleo de control, permite comprender de manera concreta conceptos que normalmente se abordan de forma teórica, como los estados de un sistema, las transiciones entre ellos y la diferencia entre lógica combinatorial y secuencial. Estos conceptos son además la base de temas más avanzados en arquitectura de computadores y sistemas embebidos, por lo que el proyecto aporta valor tanto a nivel práctico como conceptual.

III. REVISIÓN DE LITERATURA Y MARCO TEÓRICO

A. Máquinas de Estados Finitos (FSM)

Una máquina de estados finitos, o FSM por sus siglas en inglés (Finite State Machine), es un modelo utilizado para describir el comportamiento de un sistema que solo puede encontrarse en un número limitado de "estados" en un momento dado, y que pasa de uno a otro según ciertas condiciones o eventos. En el caso del candado digital, la FSM puede representarse con tres estados principales: Espera, en el cual el sistema aguarda a que el usuario ingrese la combinación; Verificación, en el cual se compara la combinación ingresada con la almacenada; y un estado final de Acceso Permitido o Acceso Denegado, según el resultado de dicha comparación. El sistema avanza de un estado a otro cuando ocurre un evento concreto, como pulsar el botón de validación, lo que hace que la FSM sea una herramienta clara y natural para modelar este tipo de control.

B. Entradas y salidas digitales en una FPGA

La tarjeta Nexys 4 incluye periféricos integrados que facilitan la interacción con el sistema sin necesidad de hardware adicional. Los switches deslizantes actúan como entradas digitales: cada uno representa un bit que puede estar en estado alto (1) o bajo (0), y su combinación permite ingresar un valor binario que en este proyecto se usará como la clave de acceso. Los botones funcionan de forma similar, pero solo generan una señal mientras se mantienen presionados, lo cual los hace apropiados para acciones puntuales como confirmar el ingreso de la clave o reiniciar el sistema. Por su parte, los LEDs son salidas digitales simples que se encienden o apagan según el valor lógico que reciben, y en este proyecto se usarán para indicar de forma visual si el acceso fue permitido o denegado.

C. Lógica combinacional y secuencial

En el diseño digital con VHDL o Verilog se distinguen dos tipos básicos de bloques de lógica. La lógica combinacional es aquella cuya salida depende únicamente de los valores actuales de sus entradas, sin memoria del pasado; un ejemplo sencillo es la comparación bit a bit entre la clave ingresada y la clave almacenada. La lógica secuencial, en cambio, depende también de un estado anterior, generalmente almacenado en registros que se actualizan con cada pulso de reloj; este tipo de lógica es la que permite implementar la FSM del candado digital, ya que el sistema debe "recordar" en qué estado se encuentra para decidir su siguiente paso. La combinación de ambos tipos de bloques -lógica combinacional para las comparaciones y lógica secuencial para el control de estados- es la base del diseño que se plantea en este proyecto.

IV. CRONOGRAMA DE TRABAJO

El desarrollo del proyecto se organiza en tareas alcanzables distribuidas entre los meses de septiembre y noviembre de 2026, de acuerdo con la Tabla I.

TABLA I

Cronograma de actividades

Actividad	Sep. 2026	Oct. 2026	Nov. 2026
Revisión de la tarjeta Nexys 4 y del entorno Vivado	X		
Diseño de la lógica de control (FSM) en VHDL/Verilog	X	X	

Actividad	Sep. 2026	Oct. 2026	Nov. 2026
Simulación funcional en Vivado		X	
Pruebas de carga y validación en la tarjeta Nexys 4		X	X
Ajustes finales y documentación del prototipo			X
Entrega final del prototipo			X

V. PRESUPUESTO

A. Presupuesto real del proyecto

El proyecto no genera costos directos, ya que la tarjeta FPGA Nexys 4 es prestada por el laboratorio de la universidad y el software AMD Vivado se utiliza en su versión WebPACK, de licencia gratuita para uso académico. La Tabla II resume este presupuesto.

TABLA II
Presupuesto real (\$0 COP)

Recurso	Origen	Costo para el estudiante
Tarjeta FPGA Nexys 4 (Artix-7)	Préstamo del laboratorio de la universidad	\$0 COP
Software AMD Vivado	Versión WebPACK / académica gratuita	\$0 COP
Equipo de cómputo y espacio de trabajo	Salas de la universidad / equipo propio ya disponible	\$0 COP
Total		\$0 COP

B. Presupuesto teórico

Con fines informativos, se presenta también una estimación del costo comercial que tendría el proyecto si se debieran adquirir los recursos utilizados, según se muestra en la Tabla III. Estos valores son referenciales y no representan un gasto real para el desarrollo del anteproyecto.

TABLA III
Presupuesto teórico (estimación comercial)

Recurso	Costo comercial estimado
Tarjeta FPGA Digilent Nexys 4 (Artix-7)	\$1'800.000 - \$2'200.000 COP
Computador para ejecutar Vivado	\$2'500.000 COP (referencia de mercado)
Licencia Vivado (versión comercial completa)	No aplica; se usa la versión WebPACK gratuita
Tiempo de trabajo del estudiante (~10 semanas, 5 h/semana)	50 horas de trabajo académico

VI. METODOLOGÍA

El sistema se estructurará en tres bloques funcionales, conectados de forma secuencial. El Bloque de Entrada está compuesto por los switches, que permiten ingresar la combinación deseada, y por un botón de confirmación que indica al sistema el momento en que debe evaluar dicha combinación. El Bloque de Lógica de Control corresponde a la FSM implementada en VHDL o Verilog, que recibe la señal del bloque de entrada, compara la combinación ingresada con la clave almacenada y determina el siguiente estado del sistema (espera, verificación, acceso permitido o acceso denegado). Finalmente, el Bloque de Salida traduce el estado actual de la FSM en señales que encienden los LEDs correspondientes, comunicando visualmente el resultado al usuario. Este diseño por bloques facilita tanto la implementación progresiva del sistema como su prueba y depuración en Vivado antes de cargarlo en la tarjeta Nexys 4.

VII. REFERENCIAS

- [1] Digilent Inc., "Nexys 4 Artix-7 FPGA Board Reference Manual," Digilent, 2016.
- [2] AMD (Xilinx), "Vivado Design Suite User Guide: Getting Started," AMD, 2024.
- [3] AMD (Xilinx), "Vivado Design Suite Tutorial: Design Flows Overview," AMD, 2024.
- [4] IBM, «What is a field programmable gate array (FPGA)?», *IBM Think Topics*. [En línea]. Disponible en: <https://www.ibm.com/mx-es/think/topics/field-programmable-gate-arrays>.
- [5] MathWorks, «¿Qué es una máquina de estados?», *MathWorks Discovery*. [En línea]. Disponible en: <https://la.mathworks.com/discovery/state-machine.html>. [Accedido: 08-sep-2026].